当前位置: 主页 > 精彩体验 >[分享] 硬体加速迎战下世代5G通讯!FPGA设计实战(4- >
 
 

[分享] 硬体加速迎战下世代5G通讯!FPGA设计实战(4-

作者:   发布日期:2020-05-25  分类:精彩体验

ADAS、自动化工业,不仅需要强大的网路介面,而且需要安全基础设施,FPGA可满足通讯应用中乙太网互联的性能要求,并能在硬体架构解决安全问题;以深度学习来说,因应演算法快速更新,相较CPU/GPU的架构缺乏弹性,FPGA可透过重新编译等方式调整作业与分工模式,减少CPU运算上的浪费,显着强化AI大数据处理。黄崇仁指出:「5G、AI都必须立基于通讯和处理、存储晶片的技术。将之整合后才有而后的操作系统(OS)及系统介面;只有最基础的通讯和存储晶片技术做好了,并配上后面庞大的各种IC整合,才能顺利发展出5G和AI的应用产业和商品。」

本课程特别邀请具16年FPGA开发经验资深工程师传授多年来的实战心法,不仅仅建立你对数位电路设计的扎实概念,还要让你了解业界实务做法!首先了解FPGA设计架构、Verilog HDL数位电路设计与讯号处理、并行运算处理与有限状态机设计TestBench及功能,从基础带你进入FPGA设计领域。第二阶段FPGA晶片设计实作,带你孰悉FPGA设计工具使用,进行设计除错与IP实作及通讯实验、 Intel Avalon Bus Interface Protocol...等,在第二阶段的最后,我们独家引入网路介面的部份来製作一个完整的应用Topic,包含整合Ethernet MAC、设计FPGA电路,控制MII产生Ethernet Frame等坊间学不到的KnowHow。

第三阶段将教授如何设计一个基于硬核ARM Cortex-A的SoC FPGA的嵌入式系统晶片的解决方案。以DE10-Nano Kit (Intel Cyclone V FPGA )EVB板去设计一个基于硬核ARM的SoC FPGA的解决方案。利用Intel Qsys整合ARM CPU并对于时脉、中断、週边通讯、暂存器Memory Map进行规划;在软体部份,说明ARM Cortex-A RISC架构并说明如何在SoC上读取/控制FPGA上的IP,并教你撰写Driver 建构出基本的SoC FPGA嵌入式系统软体。利用SoC FPGA架构所设计的嵌入式平台,不仅可以突显产品优势,在价格和性能上都可以达到最优,更重要的是产品能够及时上市,抢先一步拿下市场与客户。

随着超高速网路世界的到来,兼具硬体底层加速功能及高频宽的网路PCI-E介面卡在伺服器上的应用己越来越广泛。因应工业4.0的时化来临,客製化的产品推陈出新,为了要跟上市场的需求,使用FPGA based的设计是最佳的方案。艾鍗特别规划进阶应用课程:「FPGA Based高速网路PCI-E介面卡设计」更进一步教授如何用Intel FPGA 中的PCI-E的IP来设计产品。利用Intel 在FPGA上的高速PCI-E IP和高频宽的Ethernet MAC为系统的主体,搭配Intel的System integrate tools(QSYS),让学员能学习到如何藉由Intel的设计软体及IP快速设计出符合自己需求的高频宽PCI-E高速网路卡。本进阶应用课程针对参加艾鍗FPGA课程的学员,优先开放预约报名。

现在就开始开始,进入 F P G A的世界吧!https://goo.gl/ryt2SL
艾鍗网站www.ittraining.com.tw或洽02-23167736
[分享] 硬体加速迎战下世代5G通讯!FPGA设计实战(4/

 
上一篇: 下一篇:
 
 

最热文章

 
 

随机文章